Ajit K. Profile

0,0

(0 arvostelua)

Seuraat nyt käyttäjää

Virhe seurattaessa käyttäjää.

Tämä käyttäjä ei salli käyttäjien seurata häntä.

Seuraat jo tätä käyttäjää.

Jäsenyystasosi mahdollistaa vain 0 seurausta. Päivitä tästä.

Käyttäjän seuraaminen lopetettu onnistuneesti

Virhe poistettaessa käyttäjän seurantaa.

Olet onnistuneesti suositellut käyttäjää

Virhe suositeltaessa käyttäjää.

Jokin meni vikaan. Päivitä sivu ja yritä uudelleen.

Sähköposti vahvistettu onnistuneesti.

$2 USD / tunti

ahmedabad,

india

$2 USD / tunti

Aika on tällä hetkellä 5:08 ip. täällä

Liittynyt heinäkuuta 12, 2017

0 Suositukset

Ajit K.

@ajitkakadiya

0,0

(0 arvostelua)

0,0

$2 USD / tunti

ahmedabad,

india

$2 USD / tunti

Ei saatavilla

Suoritetut työt

Ei saatavilla

Budjetin mukaisesti

Ei saatavilla

Aikataulussa

Ei saatavilla

Uudelleenpalkkausaste

VLSI Design and Verification Engineer

Familiar with FPGA design flow from RTL design to bitgen Xilinx tool flow. RTL designing of modules for FPGA and writing corresponding test benches in Verilog.

Katso kaikki Verilog / VHDL Designers paikassa India

Ota yhteyttä käyttäjään Ajit K. työhösi liittyen

Kirjaudu sisään keskustellaksesi yksityiskohdista chatissa.

Arvostelut

Muutokset tallennettu

Ei arvosteluita!

Kokemus

VLSI company

jouluk. 2017 - Voimassa

Familiar with FPGA design flow from RTL design to bitgen Xilinx tool flow RTL designing of modules for FPGA and writing corresponding test benches in Verilog