Käyttäjän vlsirajagopal profiilikuva
@vlsirajagopal
Maan India lippu Pudhukottai, India
Jäsen alkaen 25. syyskuuta 2013
0 Suositukset

vlsirajagopal

Online-tilassa Offline-tilassa
Verilog , VHDL, System verilog, UVM. Synopsys VCS, VIVADO,MODELSIM,XILINX ISE, Design vision (Design compiler) , Prime time,TMAX Would like to work on my skills.
$15 USD/hr
21 arvostelua
5.3
  • 100%Suoritetut työtehtävät
  • 73%Budjetin mukaisesti
  • 69%Ajallaan
  • 17%Uudelleenpalkkaamisaste

Portfolio

Viimeaikaiset arvostelut

Kokemus

Senior verification engineer

Jul 2016 - Nov 2017 (1 year)

Block level verification of ethernet switches.

Verification engineer

Jul 2013 - Jun 2016 (2 years)

Verification of ethernet switch(both custumer end switch, ISP switch) ,Central memory management controller using Systemverilog,UVM.

Asic Design/verification engineer

Jun 2011 - Jun 2013 (2 years)

Verification of ethernet switch ,scheduler,Txole, DMA (AXI) using System verilog UVM.

Koulutus

BE

2007 - 2011 (4 years)

Pätevyydet

Diploma in ASIC (2011)

RV -VLSI design centre

Whole flow of ASIC with hands on project(Design,DV,STA,PD,Layout).

Varmennukset

  • Facebook yhdistetty
  • Suositeltu freelancer
  • Maksutapa varmennettu
  • Puhelin varmennettu
  • Henkilöllisyys varmennettu
  • Sähköposti varmennettu

Omat vahvimmat taitoni

Selaa samanlaisia freelancereita